Qué se lanzó
3× WSE
Un sistema rack‑scale CS‑4 con tres WSE‑3 Turbo, no un único chip aislado.
Edición 2.0 · corte de información: sesión regular de EE. UU. del 18 de agosto de 2026 y publicaciones disponibles hasta la madrugada del 19 de agosto (UTC−5). Las cifras de mercado pueden cambiar después de este corte.
ATLAS TÉCNICO + FINANCIERO + PATENTES
Cerebras CS‑4
desmontado pieza por pieza
Una explicación desde cero absoluto —del transistor y el wafer hasta GPT‑5.6, la nube, los contratos, las patentes y el precio de la acción— separando rigurosamente hechos, claims del fabricante, cálculos derivados, metas futuras y datos todavía no publicados.
Fuentes primarias
SEC / finanzas
Literatura independiente
Simuladores interactivos
3×WSE‑3 Turbo por sistema
750PFLOPS sparse FP16, pico agregado
129,6PB/s de ancho de banda SRAM agregado
Conclusión en una frase: CS‑4 es un avance de ingeniería serio para inferencia de baja latencia, pero el valor económico depende de convertir velocidad de laboratorio en capacidad desplegada, utilización, margen, fiabilidad y coste por token.
01 · Investigaciónfuentes primarias y cronología
02 · Ingenieríaarquitectura y cuellos de botella
03 · Auditoríametodología y contraejemplos
04 · Correcciónpedagogía y coherencia interna
Chasis Nexus
La infraestructura estable —energía, refrigeración e I/O— se separa de tres módulos de cómputo reemplazables. El dibujo es pedagógico, no un plano CAD.
01
El mapa antes de entrar al bosque
Veredicto ejecutivo en 90 segundos
Las seis ideas que evitan confundir velocidad, capacidad, eficiencia, tamaño de modelo, ingresos y precio de la acción.
Velocidad por usuario
hasta 2×
Cada wafer Turbo puede generar tokens hasta dos veces más rápido que la generación previa.
Pico de sistema
6×
125 → 750 PFLOPS sparse FP16: tres wafers multiplicados por ~2× cada uno.
Eficiencia declarada
hasta 10×
Throughput total por vatio frente a CS‑3; no significa diez veces menos factura eléctrica.
Contra GPU
hasta 30×
Tokens/s por usuario en casos seleccionados; es un máximo de proveedor, no una ley universal.
GPT‑5.6 Sol
≈1.2–1.4k
La cifra del gráfico es velocidad en tokens/s, no un precio en dólares.
Lo más importante para ti: 650, 750, 1.200 o 1.400 describen aproximadamente cuántos tokens de salida por segundo produce el sistema. La tarifa del modelo se expresa en dólares por millón de tokens. Son unidades completamente distintas.
Qué sí cambia
La espera durante la generación, la cantidad de usuarios que puede servir una instalación, la viabilidad de agentes que ejecutan muchos pasos y la economía potencial del centro de datos.
Qué no queda demostrado todavía
Precio del rack, potencia total, coste por millón de tokens en CS‑4, disponibilidad a gran volumen, fiabilidad de flota, utilización real, margen bruto y comparación TCO normalizada contra GB300/MI455X.
02
Fundamentos
Desde cero absoluto: qué está ocurriendo cuando “habla” una IA
Comprender esta sección hace que todas las cifras posteriores tengan sentido.
1. Token
Un token es una pequeña unidad de texto: puede ser una palabra corta, parte de una palabra, un signo o un fragmento de código. El modelo no escribe una página de una sola vez; predice un token, luego otro, y así sucesivamente.
“Cerebras” ≈ varios fragmentos1.000 tokens ≈ 700–800 palabras, muy aproximado
2. Inferencia
Es usar un modelo ya entrenado para responder. El entrenamiento construye el “cerebro”; la inferencia lo pone a trabajar. CS‑4 está orientado especialmente a inferencia ultrarrápida y a modelos enormes.
3. Tokens por segundo
Miden la velocidad de salida una vez iniciada la respuesta. A 100 t/s, 1.000 tokens tardan unos 10 s; a 1.000 t/s, cerca de 1 s. No incluyen necesariamente el tiempo previo de razonamiento, red o herramientas.
PromptTu texto entra
→
PrefillLee todo el contexto en paralelo
→
DecodeProduce token por token
Analogía: prefill es leer y comprender el expediente completo; decode es dictar la respuesta palabra por palabra. La primera fase favorece mucha computación paralela; la segunda está muy condicionada por mover pesos y estado con latencia mínima.
TTFT frente a velocidad de salida
Time to First Token es cuánto esperas hasta ver el primer token. Output tokens/s es qué tan rápido sale el resto. Un sistema puede tener 1.200 t/s y aun así sentirse lento si el razonamiento previo toma 30 segundos.
Latencia frente a throughput
Latencia: tiempo de una sola solicitud. Throughput: trabajo total de todo el sistema. Un restaurante puede servir una mesa muy rápido pero pocas mesas, o muchas mesas con más espera. CS‑4 afirma mejorar ambos ejes.
03
Producto
Qué es realmente CS‑4
La denominación agrupa procesadores, rack, energía, refrigeración, red y software.
CS‑4 = 3 wafers Turbo + Nexus + energía + refrigeración + I/O + software
No debe imaginarse como una “tarjeta gráfica gigante”. Es un sistema de rack activo con tres módulos de cómputo —los Wafer‑Scale Backpacks— instalados sobre una plataforma de potencia y refrigeración. Cada backpack contiene un WSE‑3 Turbo y los subsistemas necesarios para operarlo.
No es un producto de consumo. No se compra como una RTX para una PC. Está dirigido a hyperscalers, centros de datos, gobiernos y empresas que despliegan infraestructura; la página remite a contacto comercial y no publica precio del rack.
Procesadores
3
WSE‑3 Turbo por sistema.
Transistores
12 T
3 × 4 billones (trillion, escala corta) físicos agregados.
Núcleos IA
2.7 M
3 × 900.000, agregados.
SRAM física
132 GB
3 × 44 GB; no asumir automáticamente un espacio plano único.
| Métrica oficial | CS‑4 sistema | Por wafer WSE‑3T | Traducción sencilla |
|---|---|---|---|
| AI compute | 750 PFLOPS* | 250 PFLOPS* | Pico teórico en sparse FP16; no es rendimiento garantizado de una aplicación. |
| Memoria bandwidth | 129,6 PB/s | 43,2 PB/s | Velocidad con que los núcleos acceden a la SRAM distribuida en wafer. |
| Fabric bandwidth | 160,5 PB/s | 53,5 PB/s | Capacidad de comunicación dentro del tejido de cómputo. |
| I/O externo | 7,2 Tbit/s | 2,4 Tbit/s | Entrada/salida para conectarse a otros sistemas y datos. |
| Latencia wafer‑a‑wafer | hasta 2 μs | — | Dos millonésimas de segundo en el enlace directo anunciado. |
| Proceso | 3 wafers | TSMC 5 nm | El salto no proviene de migrar a 3 nm, sino de sistema, potencia y frecuencia. |
*La ficha técnica especifica “sparse FP16”. Comparar este número con FP4 o FP8 de una GPU sin normalizar precisión y sparsity sería incorrecto. Fuentes oficiales: O1, O2.
¿Cómo puede “soportar más de 50 billones de parámetros” si solo hay 44 GB por wafer? “Soportar” no significa almacenar todos los pesos densos dentro de esa SRAM. Los modelos grandes se particionan y sus pesos/estados pueden distribuirse o transmitirse mediante una infraestructura mayor. Además, en modelos MoE solo se activa una fracción de los parámetros por token. Cerebras no ha publicado en estas páginas todos los detalles de implementación de un modelo de 50T.
04
Despiece interactivo
El CS‑4, componente por componente
Un rack no es “un chip grande”. Es una cadena coordinada de cómputo, memoria, alimentación, refrigeración, red y software.
Idea central: Nexus intenta que renovar el cómputo no obligue a reconstruir todo el rack. Esa modularidad puede acortar instalación, servicio y ciclos de upgrade; todavía faltan datos públicos de coste total y mantenimiento en flota.
Visualización conceptual basada en las descripciones oficiales. No representa dimensiones internas exactas, trayectorias de flujo ni un esquema de fabricación.
05
Desambiguación
Por qué 2×, 6×, 10× y 30× pueden ser verdaderos a la vez
Cada multiplicador usa un denominador distinto. Mezclarlos produce conclusiones falsas.
2×
Velocidad máxima por wafer frente a WSE‑3
El WSE‑3 Turbo recibe más potencia y opera a mayor frecuencia. Es la comparación generacional más cercana a “una respuesta sale dos veces más rápido”. Oficial
6×
Recursos agregados del sistema frente al CS‑3 de un wafer
Tres wafers × aproximadamente dos veces el cómputo por wafer = 750 PFLOPS frente a 125. Memoria, fabric e I/O también muestran alrededor de seis veces el total. Derivado de ficha
10×
Throughput por vatio frente a CS‑3
Mide tokens totales sostenidos dentro de un presupuesto energético, no la velocidad de una sola conversación. Faltan potencia absoluta, workload y metodología completa para reproducirlo. Claim de proveedor
30×
Tokens/s por usuario frente a sistemas GPU seleccionados
Es “hasta”, depende del modelo y configuración. No significa 30× más calidad, 30× más barato ni 30× más rápido en entrenamiento. Claim de proveedor
>1k
Tokens/s en modelos mayores de 10T parámetros
La empresa atribuye este resultado a la latencia wafer‑a‑wafer de 2 μs. El modelo, precisión, longitud y metodología exacta no se detallan completamente en la página pública. Claim de proveedor
Error frecuente: afirmar “CS‑4 es 30 veces mejor que NVIDIA”. La frase correcta es: “Cerebras declara hasta 30× más tokens por segundo por usuario que determinados sistemas GPU de producción, bajo pruebas internas o de terceros que varían por modelo y configuración”.
Lectura económica
Para monetizar, no basta con una respuesta 2× más rápida. La empresa necesita combinar velocidad, alta utilización, muchos usuarios simultáneos, precios atractivos y una inversión de infraestructura que no destruya el margen. La fórmula simplificada es:
Ingresos ≈ capacidad desplegada × utilización × tokens facturables × precio por token
Y el margen resta depreciación del hardware, renta del centro de datos, energía, red, mantenimiento, personal y costes de financiación.
06
La confusión 650 → 1.200
GPT‑5.6 Sol: velocidad no es precio
Este es el punto que más fácilmente se interpreta mal.
Qué significan las cifras
≈650 t/s: posible velocidad sostenida observada por usuarios en la primera implementación.
hasta 750 t/s: cifra pública oficial de GPT‑5.6 Sol Ultrafast sobre Cerebras antes de CS‑4.
≈1.200–1.400 t/s: rango mostrado/comunicado para GPT‑5.6 Sol en CS‑4. El gráfico oficial parece cerca de 1.400; una cifra verbal de 1.200 puede ser redondeada, sostenida o usar otra condición.
No son dólares. Los precios de API se publican en $ por millón de tokens. La página pública de GPT‑5.6 lista Sol a $5/M de entrada y $30/M de salida; el precio específico/comercial de la vista previa Ultrafast o de CS‑4 puede tener condiciones aparte.
Gráfico oficial del lanzamiento
GPT‑OSS‑120B4.400+
Llama 3.3 70B≈3.700
GLM 4.7 355B≈2.050
GPT‑5.6 Sol≈1.400
Reconstrucción visual aproximada de las barras publicadas por Cerebras; no es una nueva medición independiente.
Lectura visual aproximada; la imagen no sustituye una tabla de benchmark con metodología completa. Fuente: Cerebras.
Calculadora: cuánto tiempo ahorras realmente
1,85×multiplicador de salida
3,54 stiempo total anterior
2,83 stiempo total nuevo
20,0%reducción end‑to‑end
Con cero latencia fija, 650 → 1.200 reduce el tiempo de generación de 1.000 tokens de 1,54 s a 0,83 s: 45,8% menos. Al añadir pasos fijos, el beneficio total disminuye.
Calidad
Mismo modelo y pesos deberían conservar la calidad, pero cuantización, kernel y configuración pueden afectar resultados. “Más rápido” por sí solo no hace al modelo más inteligente.
Razonamiento
Los modelos razonadores pueden generar tokens internos no visibles. La velocidad visible no siempre revela todo el cómputo realizado.
Agentes
Cuando un agente hace 50 llamadas secuenciales, ahorrar segundos por llamada se acumula. Ahí la velocidad puede convertir un flujo de 90 minutos en uno mucho más interactivo.
07
Calculadora de capacidad
¿Cómo cabe un modelo de 10T o 50T si cada wafer tiene 44 GB?
“Soportar” un modelo distribuido no significa que todos sus parámetros densos residan simultáneamente en la SRAM de un solo wafer.
60,0 GBmemoria de pesos total
2,6 GBpesos activos por token, simplificado
132 GBSRAM nominal agregada
Cabe nominalmentesin KV, activaciones ni reservas
La calculadora simplifica: no incorpora escalas/metadata de cuantización, embeddings, buffers, KV cache, activaciones, redundancia, fragmentación ni que la SRAM de múltiples wafers no sea una memoria plana uniforme. GPT‑5.6 no publica su topología exacta.
Ejemplo 10T: 10 billones de parámetros densos en FP16 requieren unos 20 TB; en 4 bits, unos 5 TB. Para manejar esa escala se necesita distribución, pipeline, MoE/sparsity, streaming y memoria externa. El claim de “más de 50T” describe la plataforma/cluster, no 44 GB mágicamente convertidos en decenas de terabytes.
08
Amdahl para agentes
Por qué 2× más tokens/s no siempre hace una tarea 2× más rápida
Una tarea agente incluye red, cola, prefill, razonamiento, herramientas, archivos y decode. Solo una parte se acelera con la tasa visible de tokens.
69,7 sflujo a 650 t/s
57,0 sflujo a velocidad nueva
1,22×aceleración end-to-end
39,6%tiempo antiguo en decode
La oportunidad sí puede ser enorme: en agentes con muchas llamadas secuenciales, ahorrar fracciones de segundo se acumula. Pero para capturar el beneficio completo también hay que reducir overhead de API, scheduling, transferencias, herramientas y tiempo hasta el primer token.
09
Compounding
Qué significa “duplicar la velocidad cada año”
No es sumar 100%; es multiplicar de forma compuesta. También debe distinguirse de “triplicar ingresos en 2027”.
Simulador de la hoja de ruta
24.000 t/s
Tras 5 duplicaciones: 750 × 2⁵ = 24.000 t/s.
La secuencia correcta
1× → 2× → 4× → 8× → 16× → 32×
Después de cinco años no eres 10× más rápido: eres 32×, siempre que cada duplicación realmente se cumpla y la métrica sea comparable.
Es una aspiración/roadmap, no una garantía. Management ha señalado un CS‑5 para la segunda mitad de 2027 y nuevos sistemas con aproximadamente el doble de velocidad cada año durante varios años. Puede depender de nuevas generaciones, más potencia, software, redes y disaggregated inference. Una comparación válida debe mantener modelo, precisión, calidad, batch, contexto y metodología.
¿La “diferencia” contra GPU también se duplica?
No automáticamente. Si Cerebras pasa de 1× a 2× pero la GPU también mejora de 1× a 1,5×, la ventaja relativa solo aumenta 33%, no 100%. La frase de management describe principalmente la velocidad de cada nueva generación. Convertirla en “15× → 30× → 60× contra GPU” supone erróneamente que el competidor queda congelado.
“Más de 20× throughput en 18 meses”
Es una tercera promesa, distinta del 2× por usuario: puede combinar más sistemas, mejor utilización, prefill/decode separado y expansión de capacidad. No significa que una única respuesta sea 20× más rápida.
“Más de triplicar ingresos en 2027”
Es otra declaración. Tomando solo como ilustración el punto medio de la guía core 2026 de $885 M, triplicar exactamente daría $2.655 B. “Más de triplicar” implicaría una cifra superior, pero depende de despliegue, aceptación del cliente y reconocimiento contable.
10
Silicio
WSE frente a GPU: la diferencia arquitectónica
La ventaja potencial aparece al reducir los viajes de datos entre chips y memoria externa.
Cluster GPU convencional
GPUDie pequeño
HBMMemoria externa muy rápida
RedNVLink / Ethernet
Muchos paquetes discretos se conectan. Es flexible, tiene un ecosistema enorme y gran capacidad HBM, pero mover datos entre paquetes crea latencia, energía y complejidad.
Wafer‑Scale Engine
1 wafer completo900.000 núcleos + 44 GB SRAM distribuida + red on‑wafer
Cerebras mantiene una superficie de silicio enorme como una unidad lógica, con ancho de banda interno extremo. Reduce muchos saltos externos, pero exige tolerancia a defectos, refrigeración, software y fabricación especializados.
La “memory wall”
En decode, cada token necesita consultar enormes matrices de pesos. La aritmética puede estar lista antes de que lleguen los datos. Por eso un modelo grande suele ser memory‑bandwidth bound: el cuello de botella no es multiplicar, sino alimentar a los multiplicadores. Cerebras responde con SRAM distribuida y una fabric on‑wafer de decenas de PB/s.
WSE‑3T
46.225 mm²
Área de silicio por wafer.
Fabric
53,5 PB/s
Por wafer, cifra oficial.
SRAM
44 GB
Muy rápida, pero menor capacidad que HBM agregada de un rack GPU.
Trade‑off esencial: Cerebras gana localidad y ancho de banda; los racks GPU ganan capacidad de memoria por rack, estandarización, software CUDA y disponibilidad de un ecosistema masivo. El ganador depende del modelo, la fase de inferencia y la economía completa.
11
Microscopio pedagógico
Del wafer al núcleo: cinco niveles de zoom
Para entender la ventaja y la dificultad de Cerebras, hay que distinguir wafer, retícula, die lógico, procesamiento y red.
WSE‑3 Turbo
≈46.225 mm²
≈46.225 mm²
Una oblea convencional suele cortarse en muchos chips. Cerebras conserva la conectividad a través de las líneas que normalmente separarían esos dies.
La cadena de escala
Wafer
disco de silicio de ≈300 mm
disco de silicio de ≈300 mm
→
Retículas
patrones repetidos por litografía
patrones repetidos por litografía
→
PE mesh
≈900.000 núcleos activos
≈900.000 núcleos activos
Reticle limit: una máquina de litografía no imprime un circuito de 46.000 mm² de una sola vez. Se exponen regiones y luego se crean conexiones entre ellas. Ahí está una parte importante de la ingeniería y del portafolio de patentes.
Qué contiene un Processing Element (PE)
Un PE combina cómputo, memoria SRAM local, un router y estado de programa. En vez de que millones de operaciones viajen repetidamente a una HBM distante, el sistema intenta colocar datos y trabajo cerca y mover pequeños “wavelets” por la malla.
Explora una malla simplificada de PEs
Los cuadros naranjas representan una ruta de datos ilustrativa. En el hardware real existen cientos de miles de PEs, enrutamiento configurable, colas y múltiples canales virtuales.
12
Yield y redundancia
¿Cómo puede funcionar un chip enorme si el wafer tiene defectos?
La respuesta no es “el wafer sale perfecto”. Es diseñar granularidad, repuestos, pruebas y routing para convivir con defectos.
La reserva absorbe el defecto simulado
10celdas defectuosas
74repuestos ilustrativos
940celdas útiles
OKcapacidad de sustitución
No confundir simulación con yield real: Cerebras no publica aquí una tasa exacta de defectos de producción. El fabricante describe redundancia y rerouting; cualquier cálculo de defect density externo es ilustrativo y depende del nodo, proceso, área funcional y criterios de prueba.
Por qué la granularidad importa
Si un defecto inutiliza una GPU monolítica completa, se pierde un bloque grande. Si el sistema puede aislar un PE pequeño y activar un reemplazo, el área perdida por defecto puede ser mucho menor. Pero esa tolerancia exige más silicio, routing, test, mapas de defectos, compilador y validación.
13
El cuello de botella real
La “pared de memoria”: por qué mover datos puede costar más que calcular
En decode, el modelo genera un token, vuelve a leer gran parte de sus pesos y repite. La aritmética puede estar esperando a la memoria.
GPU convencional: cómputo ↔ HBM ↔ red
La HBM ofrece enorme capacidad y ancho de banda, pero está fuera de los núcleos de cómputo y, al repartir un modelo, también aparecen enlaces entre aceleradores, switches y racks.
Más capacidadEcosistema maduroGran flexibilidad
WSE: SRAM distribuida dentro del wafer
La SRAM local y una malla de comunicación muy ancha reducen distancia y latencia. El trade‑off es menor capacidad por área, programación especializada y necesidad de distribuir modelos grandes.
Menor latenciaAncho de banda extremoMenos capacidad local
Bandwidth
Cuántos bytes pueden moverse por segundo. Cerebras publica 43,2 PB/s por wafer; es una cifra de memoria interna agregada, no equivalente directo a HBM de un rack completo.
Latency
Cuánto tarda un dato en llegar. Una cifra pequeña puede ser decisiva en cadenas secuenciales, incluso si el throughput agregado de otra plataforma es alto.
Capacity
Cuántos pesos y KV cache caben. Aquí HBM y memoria de sistema conservan una ventaja práctica; por eso aparecen streaming, pipeline, MoE y múltiples wafers.
14
La mitad invisible
El software que convierte un wafer en una máquina útil
Copiar la forma del hardware no basta: hay que mapear grafos, memoria, tareas, rutas, colas, sincronización y fallos.
Aplicación / APIChatGPT, agentes, voz, código o una aplicación científica envían solicitudes y reciben tokens.nivel 7
ServingEnrutamiento, batching, caché, scheduler, control de admisión, SLA, telemetría y retries.nivel 6
ModeloTransformers, MoE, cuantización, speculative decoding, KV management y paralelismo.nivel 5
CompilerConvierte el grafo en placement, código, memoria y rutas concretas sobre la malla.nivel 4
Runtime / hostPython y SdkRuntime cargan programas, transfieren tensores, lanzan kernels y coordinan el sistema.nivel 3
CSL + tareasCódigo de bajo nivel por regiones de PEs, operaciones asíncronas y dataflow disparado por wavelets.nivel 2
Fabric físicoPEs, SRAM, routers, 24 colores de comunicación, colas y enlaces entre wafers.nivel 1
Wavelet y “color”, explicado simple
Un wavelet es un pequeño paquete de datos. Lleva una etiqueta de color. Ese color ayuda a decidir por dónde se mueve y qué tarea puede consumirlo. Es parecido a una red vial con carriles lógicos separados: una congestión en un canal no debería necesariamente bloquear todos los demás.
Por qué un compilador es un moat
En una malla distribuida, elegir dónde vive cada fragmento de tensor y por qué rutas viaja puede cambiar dramáticamente utilización y latencia. Años de heurísticas, telemetría, placement y debugging no aparecen automáticamente al fabricar un wafer.
15
Sistema
Nexus, energía, refrigeración e I/O
CS‑4 es tanto una innovación de packaging y operación de datacenter como de silicio.
Wafer‑Scale Backpack
Módulo autocontenido con wafer, conversión de potencia, refrigeración líquida directa, I/O y control. Cerebras afirma 50% menos componentes y 60% más automatización de fabricación.
Oficial; falta validación de flota
PowerRack primero
El centro de datos puede instalar y certificar la capa estable de potencia, red y cooling; luego deslizar el compute backpack. La empresa dice que reduce el despliegue de días a horas.
Actualización modular
Separar infraestructura de cómputo puede acelerar mantenimiento y futuras generaciones, siempre que compatibilidad, suministro y procesos de servicio funcionen como se promete.
0,5 mm frente a ~50 mm
La conversión de potencia está aproximadamente 100× más cerca del procesador que en una placa GPU convencional según Cerebras. Menor distancia reduce pérdidas resistivas y permite entregar más corriente. La compañía declara hasta el doble de potencia al WSE‑3T para elevar frecuencia.
No significa: “consume la mitad” ni “la factura baja 100×”. Significa que el camino eléctrico en la placa es más corto y eficiente; la potencia total del rack CS‑4 no se publicó en la ficha.
Nuevo I/O
2,4 Tbit/s por wafer y 7,2 Tbit/s por sistema. Admite RoCE v2 para integración Ethernet/RDMA y Direct Wafer Links para conexiones sin switch dentro y entre racks, con latencia declarada de hasta 2 μs.
Trade‑off: saltarse el switch reduce latencia, pero la topología, resiliencia, operación y dominios de fallo deben evaluarse a escala real.
16
De diseño a datacenter
La cadena de fabricación que un competidor tendría que dominar
El producto final es el resultado de múltiples disciplinas; una patente no sustituye ninguna de ellas.
ArquitecturaPE, SRAM, fabric, redundancia
→
EDA + máscarasfloorplan, timing, verificación
→
TSMC N5fabricación y exposición
→
Inter‑diestitching y test
BackpackPCB, conectores, potencia
→
ThermalsCTE, presión, refrigeración
→
Rack NexusI/O, red y servicio
→
OperaciónSLA, fleet software, clientes
Riesgo de fabricación
Más área, más puntos de test, packaging no convencional, tolerancias mecánicas y alta potencia. La redundancia reduce el impacto de defectos, pero no elimina coste ni complejidad.
Riesgo de despliegue
MW contratados no equivalen a MW energizados. Se necesitan subestaciones, cooling, racks, red, permisos, personal, pruebas y aceptación del cliente.
Riesgo de utilización
Un rack muy rápido que pasa tiempo ocioso puede tener mala economía. El scheduler y la mezcla de cargas determinan ingresos por activo y por megavatio.
17
Heterogeneous inference
Prefill en AMD/AWS, decode en Cerebras
Una de las partes estratégicamente más importantes del anuncio.
Prompt largoDocumentos, código, contexto
→
AMD Helios / AWS TrainiumPrefill paralelo y compute‑heavy
→
Cerebras CS‑4Decode secuencial ultrarrápido
Por qué dividir
Prefill y decode tienen perfiles distintos. Colocar cada fase en el hardware que mejor la ejecuta puede aumentar utilización y reducir coste.
Qué se transfiere
Tras prefill debe llegar al motor de decode el estado necesario —incluido el KV cache o una representación equivalente—. Esa transferencia puede ser pesada en contextos largos.
Condición de éxito
El ahorro de cada fase debe superar la latencia, ancho de banda y complejidad del handoff. Scheduling, coherencia de software y reproducibilidad de calidad son decisivos.
Por qué AMD no es necesariamente “competidor” aquí: la alianza permite que Helios venda/ocupe el prefill y Cerebras el decode. Puede ampliar el mercado total en vez de forzar una elección exclusiva. La compañía había indicado soluciones con AMD y AWS capaces de elevar hasta 5× el throughput, con hitos de producción previstos para Q4 2026 y Q1 2027, respectivamente.
18
Due diligence técnica
Cómo auditar el “hasta 30×” sin caer en marketing
Un benchmark solo es útil si entendemos qué se mantuvo constante.
Checklist reproducible
0%
Completitud de la comparación
Marca lo que el benchmark publique de forma verificable.
Qué sabemos y qué falta
✓
Resultados por modelo
El gráfico oficial muestra desde ~1.4k t/s en GPT‑5.6 Sol hasta ~4.5k en GPT‑OSS‑120B.
✓
Caveat público
Cerebras advierte que las comparaciones se basan en pruebas internas o de terceros y que cambian por workload y configuración.
?
Baseline completo
La página no presenta en una tabla visible todas las GPUs, cantidades, batch, precisión, power y coste de cada barra.
?
Independencia CS‑4
Al día del lanzamiento no hay todavía una batería extensa, pública y reproducible de terceros sobre hardware CS‑4 de producción.
Señal externa útil: Artificial Analysis ya había registrado a Cerebras como uno de los proveedores más rápidos para gpt‑oss‑120b, alrededor de 1.700 t/s en su endpoint medido. No valida los 4.400+ de CS‑4, pero sí confirma que la ventaja de velocidad de la arquitectura no es puramente teórica.
Por qué no comparar 750 PFLOPS con 144 PFLOPS y declarar un ganador
CS‑4 publica sparse FP16. NVIDIA suele destacar FP4/FP8 para inferencia, y AMD también publica cifras FP4/FP8. Cada formato realiza distinto trabajo por operación y puede afectar calidad. Además, una especificación peak no incorpora utilización, memoria, interconexión, kernels ni comportamiento del modelo.
| Plataforma | Dato público útil | Por qué no es directamente comparable |
|---|---|---|
| CS‑4 | 750 PFLOPS sparse FP16; 129,6 PB/s SRAM BW | Wafer‑scale, SRAM distribuida, precisión distinta. |
| DGX B200 | 8 GPUs, ~1,44 TB HBM, 64 TB/s HBM agregada, peak FP4 muy alto | Más memoria por nodo y stack CUDA; otra precisión y topología. |
| GB300 NVL72 | 72 GPUs, ~20 TB memoria GPU, NVLink a escala rack | Rack mucho mayor; comparación debe ser por workload, energía y coste. |
| AMD MI455X / Helios | 432 GB HBM4 y 23,3 TB/s por GPU; 72 GPUs en Helios | Generación y software distintos; además puede actuar como socio de prefill. |
19
Auditoría de titulares
Qué significa cada multiplicador —y qué no demuestra
El error más frecuente es tratar velocidad, throughput, eficiencia, pico de cómputo y escala de modelo como una sola métrica.
2×
velocidad por waferClaim de generación: no garantiza 2× en cada modelo, contexto ni percentil.
6×
pico del sistema3 wafers × ~2×/wafer. No significa una conversación 6× más rápida.
10×
throughput por wattFrente a CS‑3 y bajo límites/metodología del proveedor; no es “10× menos factura”.
20×
meta de throughputRoadmap hasta 2027: capacidad agregada, no velocidad individual garantizada.
30×
vs soluciones GPU“Hasta” en workloads seleccionados; falta una matriz reproducible completa.
50T+
parámetros soportadosEscala distribuida de plataforma; no capacidad de SRAM de un solo wafer.
| Afirmación | Tipo de evidencia | Qué respalda | Qué falta |
|---|---|---|---|
| 3 WSE‑3 Turbo | oficial | Producto, press release y datasheet. | Teardown físico independiente. |
| >4.400 t/s GPT‑OSS‑120B | vendor | Benchmark mostrado por Cerebras. | Scripts, prompts, percentiles, precisión, calidad y consumo completo. |
| 650 → 1.200 | interpretación | Consistente con tokens/s, no con precio por token. | Origen exacto de ambos números y condición de medición. |
| Duplica cada año | roadmap | Declaración de dirección y CS‑5 previsto para 2027. | Silicio, fecha, yield, software y producto entregado. |
| Menor TCO | no demostrado | La eficiencia declarada apunta en esa dirección. | Precio del rack, kW facility, utilización, soporte, vida útil y SLA. |
20
No existe un único ganador
Cerebras frente a GPU, TPU y otros aceleradores
La pregunta útil no es “qué chip es mejor”, sino “qué arquitectura es mejor para qué fase, modelo, latencia, volumen y coste”.
Dimensión
Cerebras WSE
NVIDIA / AMD GPU
Google TPU
Groq / SRAM dataflow
Fortaleza
Localidad, ancho de banda y baja latencia
Ecosistema, flexibilidad, HBM y escala
Integración vertical cloud y systolic/dataflow
Decode determinista y baja latencia
Memoria
SRAM distribuida, poca capacidad local
HBM grande por acelerador/rack
HBM y memoria del sistema TPU
SRAM distribuida entre chips
Programación
Compiler/CSL especializados
CUDA dominante; ROCm creciendo
XLA/JAX/TensorFlow
Compiler propietario
Mejor encaje
Decode y cadenas sensibles a latencia
Training, prefill, batching y cargas generales
Workloads integrados en Google Cloud
Inferencia rápida de modelos compatibles
Riesgo
Capacidad, portabilidad y economía
Coste/energía y comunicación entre dispositivos
Dependencia de ecosistema
Capacidad/model coverage y escala comercial
La alianza AMD–Cerebras es una pista: la industria puede separar prefill y decode y usar hardware distinto para cada fase. Eso convierte a competidores parciales en socios dentro del mismo flujo.
21
Supernova 2026
Qué aporta el video y qué no podemos afirmar
El evento sirve como narrativa y demostración; la ficha y el comunicado son la base verificable de especificaciones.
Línea de tiempo exacta
Cierre de Nasdaq
CBRS termina en $220,01, −12,69%.
Comienza Supernova
Dos horas y media después del cierre regular.
Keynotes y demostraciones
El contenido completo no pudo causar retroactivamente la caída del horario regular.
Limitación de transcript
YouTube bloqueó la extracción automática del transcript en esta investigación. Por rigor, no atribuyo citas verbales no verificadas al escenario.
Los puntos técnicos se contrastaron con el comunicado del mismo día, la página de producto y la ficha de cinco páginas. Cuando una cifra solo aparece visualmente en el gráfico —como GPT‑5.6 Sol cerca de 1.4k t/s— se marca como lectura aproximada.
Abrir evento original ↗22
Propiedad intelectual
¿Qué protege Cerebras y por qué no es fácil copiarlo?
Las patentes protegen reivindicaciones concretas; el moat completo combina IP, secretos, talento, software, fabricación, datos operativos y escala.
Patentes: barrera legal, no muro absoluto
Un competidor no puede practicar válidamente una reivindicación vigente en una jurisdicción cubierta sin licencia. Pero puede diseñar alrededor, impugnar, esperar expiración o usar otra arquitectura. Por eso las patentes son una capa, no toda la defensa.
Lo que la propia empresa reconoce en SEC: patentes pueden ser cuestionadas, limitadas, invalidadas o eludidas. Parte del valor depende de conocimiento confidencial y acuerdos de confidencialidad que tampoco garantizan protección perfecta.
23
Árbol de decisión
“¿Por qué NVIDIA, AMD o una startup no lo copian?”
Prueba la pregunta por capas. “Poder fabricar algo parecido” y “poder ofrecer el mismo producto rentable” son problemas distintos.
1. ¿Copiar la idea general de usar wafer‑scale?
2. ¿Copiar exactamente interconexión, power, mounting o routing patentados?
3. ¿Tiene compiler, mapping, defect data y operación de flota?
4. ¿Puede desplegar MW, ganar clientes y servir con SLA?
Resultado
Empieza por la idea general: wafer‑scale no es una palabra mágica propiedad de Cerebras. La protección aparece en implementaciones concretas y en todo el know‑how acumulado.
La barrera práctica
Un rival con miles de ingenieros y gran capital podría desarrollar otra solución wafer‑scale. El problema es el tiempo: arquitectura, tape‑out, yield, packaging, software, customer qualification y datacenter ramp pueden consumir varios años, mientras ambas partes siguen avanzando.
El contra‑moat
NVIDIA posee una barrera propia: CUDA, librerías, tooling, soporte, disponibilidad y una base enorme de desarrolladores. Cerebras debe demostrar que su ventaja de latencia compensa el coste de adoptar un stack menos universal.
24
Fundamentales
Resultados Q2, GAAP vs core y la promesa 2027
La acción no cotiza solo el chip: cotiza la capacidad de convertirlo en ingresos y margen.
Ingresos GAAP Q2
$180,1 M
+74% interanual; por debajo del consenso Reuters de ~$194,2 M.
Ingresos core Q2
$209,9 M
+103% interanual bajo la definición ajustada de la empresa.
Margen bruto
14% / 41%
GAAP frente a core; enorme diferencia de presentación.
RPO
$25,4 B
Obligaciones de desempeño restantes, no efectivo cobrado hoy.
¿Cómo puede “batir” y “fallar” a la vez?
GAAP: $180,1 M, cifra contable comparable que Reuters enfrentó a un consenso de $194,2 M; por eso aparece como miss.
Core: $209,9 M, medida ajustada de management que elimina/redistribuye ciertos elementos; puede superar otra expectativa.
Ambas frases pueden ser ciertas. El inversor debe leer la reconciliación, no elegir la cifra que confirma su tesis.
Qué explica la caída post‑resultados
Miss de ingresos GAAP, margen core menor, hardware débil, fuerte inversión para cloud y expectativas extremadamente altas. El cloud creció alrededor de cuatro veces y llegó a ~$126 M, pero el modelo obliga a financiar capacidad antes de reconocer muchos ingresos.
El mercado preguntó: “¿puede escalar de forma rentable?”, no “¿hay demanda de IA?”.
RPO no equivale a ingresos garantizados inmediatos
$25,4 B RPOContrato / obligación futura
→
Construir capacidadCapital, energía, racks, supply
→
Entregar y reconocerUso, SLA, hitos, contabilidad
El 10‑Q también muestra concentración de clientes, condiciones y warrants asociados a acuerdos estratégicos. El potencial es enorme, pero la conversión requiere capacidad, cumplimiento de hitos y demanda efectiva.
25
RPO, MW y reconocimiento
De un contrato de US$25,4B al ingreso real: el puente que falta
RPO es una obligación futura de desempeño. No es caja recibida ni beneficio asegurado.
Flujo económico simplificado
Contrato / compromiso
Se acuerdan capacidad, precio, hitos, servicio y opciones.
Financiación y construcción
Wafers, racks, data centers, energía, red y personal.
Aceptación / disponibilidad
El cliente prueba rendimiento, reliability y SLA.
Consumo y reconocimiento
El servicio se presta y la contabilidad reconoce ingreso según términos.
Caja y margen
Se cobra, descontando coste de capacidad, operación, depreciación y financiación.
Lectura temporal del RPO divulgado
Distribución aproximada comunicada en el 10‑Q; el timing real puede variar por hitos, capacidad, uso y modificaciones contractuales.
Concentración: dos clientes representaban una parte muy elevada de las cuentas por cobrar reportadas. Un gran contrato valida demanda, pero también concentra riesgo de ejecución y contraparte.
26
Unit economics
La ecuación que realmente debe ganar: dólares y margen por megavatio
Tokens/s es una entrada. El negocio necesita transformar hardware y energía en servicio vendido con utilización y margen.
$292,5 Mingreso anual ilustrativo
$122,9 Mbeneficio bruto ilustrativo
35 MWcapacidad ociosa equivalente
$4,50 Mingreso por MW activo
No es un forecast. Cerebras no publica todos los inputs necesarios para una unidad económica completa. La calculadora muestra por qué utilización y margen pueden importar tanto como el rendimiento máximo.
27
CBRS
Por qué sube 15% y luego baja 13–20%
Es una acción joven, de alta duración, alto múltiplo y con noticias que cambian rápidamente la distribución de resultados futuros.
Cierres diarios
$226,93 → $220,01
Entre 7 y 18 de agosto: poco cambio neto, pero con oscilaciones extremas.
CBRSSubida diariaCaída diaria
| Fecha | Cierre | Día | Catalizador dominante | Lectura prudente |
|---|---|---|---|---|
| 7 ago | $226,93 | +7,40% | Impulso previo a resultados | Expectativas subiendo antes del dato. |
| 12 ago | $262,06 | +11,63% | Rally antes del Q2; resultados después del cierre | El precio entró al reporte con listón muy alto. |
| 13 ago | $231,01 | −11,85% | Digestión del miss GAAP y margen | Buena guía no compensó dudas de rentabilidad. |
| 14 ago | $218,98 | −5,21% | Continuación; anuncio GPT‑5.6 Ultrafast | La validación técnica no borró el repricing financiero. |
| 17 ago | $251,98 | +15,07% | Rebote, OpenAI, analistas y anticipación de CS‑4 | Reexpansión de probabilidad de ejecución. |
| 18 ago | $220,01 | −12,69% | Venta de semis + de‑risking + oferta técnica potencial | El evento empezó después del cierre. El 10‑Q también advertía que hasta 1,2 M de acciones podían venderse alrededor de esta fecha para cubrir impuestos de RSU. |
1. Macro / sector
El 18 de agosto SOXX cayó ~5,0%, AMD ~4,2% y NVIDIA ~2,4%. Subieron rendimientos y petróleo en un entorno de tensión EE. UU.–Irán. Eso comprimió múltiplos de semiconductores.
2. Alta beta narrativa
CBRS es una IPO reciente, con poco historial y expectativas de crecimiento extraordinarias. Cada noticia mueve no solo el próximo trimestre, sino la probabilidad de capturar una parte del mercado de inferencia.
3. Valoración sensible
Con una capitalización aproximada de $52,3 B y guía core 2026 de ~$885 M, el múltiplo simple ronda 59× ventas. A ese nivel, un pequeño cambio de confianza produce un gran cambio de precio.
4. Oferta técnica potencial el mismo día: el 10‑Q estimó que hasta 1,2 millones de acciones podían venderse en el mercado “alrededor del 18 de agosto” para cubrir retenciones fiscales asociadas al vesting trimestral de RSU. Esto no prueba causalidad —no conocemos cuántas se vendieron ni el flujo exacto—, pero puede haber añadido presión de oferta a una sesión sectorial ya débil.
Resultado paradójico: del cierre del 14 de agosto ($218,98) al 18 ($220,01), la acción quedó apenas +0,47%. El +15,07% y el −12,69% casi se cancelaron. La volatilidad fue enorme, pero el cambio neto fue mínimo.
Lectura post‑evento: las cotizaciones extendidas disponibles al finalizar la sesión situaban CBRS aproximadamente entre $217 y $220, es decir, desde casi plano hasta alrededor de −1,3% frente al cierre. No apareció un segundo movimiento comparable al −12,69% regular; el rango es aproximado porque los proveedores de after‑hours mostraban diferencias.
28
Cronología causal
Qué noticia estaba disponible en cada momento del movimiento
Para no atribuir retrospectivamente una caída a un evento que todavía no había ocurrido.
Q2: choque GAAP vs “core”
El negocio cloud crece con fuerza, pero ingreso GAAP y margen generan dudas. La acción cae en extendido.
Repricing y digestión
El mercado procesa margen, hardware y expectativas extremadamente altas.
+15,07%
Entusiasmo por OpenAI Ultrafast, comentarios de analistas y anticipación de Supernova/CS‑4.
−12,69%
Venta amplia en semiconductores, yields y petróleo; reversión del rally previo; posible oferta técnica de RSU.
Empieza Supernova
El evento ocurre 2 h 30 min después del cierre regular. Por definición, no pudo explicar toda la caída de la sesión.
Publicación del CS‑4
El mercado empieza a evaluar producto, roadmap, manufactura y cuánto ya estaba descontado.
Modelo de atribución, no certeza
35%
Sector / macro
SOXX cayó alrededor de 5%; semiconductores y tecnología fueron el epicentro.
30%
Reversión y posicionamiento
Después de +15% en un día, stops, profit‑taking y baja liquidez amplifican.
25%
Riesgo específico
Margen, ejecución, valoración y dudas posteriores al Q2.
10%
Oferta técnica posible
El 10‑Q contemplaba ventas para cubrir impuestos de RSU; no se conoce la cantidad efectivamente vendida.
Los porcentajes son un marco pedagógico, no una descomposición estadística observada. Los movimientos diarios no tienen una causa única medible con precisión.
29
Sensibilidad
Calculadora de valoración
No predice el precio; muestra por qué una acción de alto múltiplo reacciona violentamente a pequeños cambios.
$52,27 Bcapitalización aproximada
59,1×market cap / ventas 2026
$2,66 Bventas ilustrativas 2027
19,7×múltiplo sobre 2027
Es un cálculo de capitalización, no enterprise value. No descuenta caja/deuda, no incorpora dilución futura, warrants, SBC ni diferencias entre ingresos GAAP/core. Sirve solo para intuición.
Por qué la tecnología puede ser buena y la acción caer
Una compañía puede lanzar un producto excelente, pero si el precio ya asumía un lanzamiento extraordinario, la noticia solo confirma el escenario base. El retorno bursátil depende de la diferencia entre realidad y expectativas, no solo de la calidad absoluta.
Qué necesita justificar el múltiplo
Conversión rápida de RPO, producción masiva, utilización alta, margen en expansión, capex financiable, menor concentración, adopción sostenida y una ventaja que sobreviva a NVIDIA/AMD y a futuras generaciones.
30
Escenarios
Tesis bull, base y bear
La forma más honesta de analizar una empresa tan nueva es pensar en condiciones, no en certezas.
🟢 Bull
CS‑4 cumple en producción; OpenAI valida la plataforma; AMD/AWS disaggregated elevan utilización; capacidad crece >10×; RPO se convierte; 2027 supera 3× ingresos y el margen mejora.
Qué lo confirmaría
Benchmarks independientes, clientes adicionales, disponibilidad masiva, revenue conversion, gross margin ascendente y capex disciplinado.
🔵 Base
La tecnología mantiene una ventaja clara en decode, pero el despliegue toma tiempo, la mezcla cloud presiona márgenes y los socios GPU siguen dominando gran parte del stack. Crecimiento alto con volatilidad extrema.
Qué lo confirmaría
Ramp gradual, hitos cumplidos con retrasos menores, margen estabilizado y adopción focalizada en agentes/latencia.
🔴 Bear
Los “hasta” no se replican en TCO real; capacidad/reliability retrasan ingresos; concentración y warrants pesan; NVIDIA/AMD cierran la brecha; el capital requerido erosiona retorno y el múltiplo se comprime.
Qué lo confirmaría
Guías recortadas, RPO sin conversión, menor utilización, margen estancado, capex mayor al plan o benchmarks normalizados poco favorables.
Mi lectura equilibrada
Producto técnicamente significativo; tesis bursátil todavía dependiente de ejecución excepcional.
El CS‑4 mejora la credibilidad de Cerebras como alternativa seria para inferencia de baja latencia. No resuelve por sí solo las preguntas más difíciles: coste total, producción, fiabilidad, utilización, margen, concentración y respuesta competitiva.
31
Próximos hitos
Qué vigilar desde hoy
Un tablero para separar progreso real de titulares.
Técnico / producto
Financiero / comercial
La métrica reina: no será el máximo de tokens/s en una diapositiva. Será cuánto ingreso y margen genera cada megavatio y cada dólar de capital desplegado, con clientes reales y SLA sostenibles.
32
Antialucinación
12 mitos que este informe corrige
Haz clic para voltear cada tarjeta.
“CS‑4 es un CPU”
No. Es un sistema rack‑scale especializado en IA que integra tres aceleradores wafer‑scale.
“Se lanzó WSE‑4”
No necesariamente. El sistema se llama CS‑4 y usa WSE‑3 Turbo.
“6× = una respuesta 6× más rápida”
No. 6× es el pico agregado aproximado de 3 wafers × 2× por wafer.
“10× por watt = 10× menos luz”
No. Falta delimitar carga, sistema, cooling, utilización y coste facility.
“30× en todo”
No. Es “hasta” en comparaciones seleccionadas; la metodología completa importa.
“50T caben en 44 GB”
No. Es una capacidad distribuida de plataforma usando múltiples técnicas y sistemas.
“1.200 es el nuevo precio”
Casi seguro son tokens por segundo. El precio se publica en US$/millón de tokens.
“Patente = imposible copiar”
No. Una patente puede diseñarse alrededor, impugnarse o expirar; protege claims concretos.
“RPO = caja”
No. Es trabajo contratado futuro pendiente de prestación y reconocimiento.
“El evento causó toda la caída”
No: empezó después del cierre regular de la sesión que cayó 12,69%.
“Más t/s = mejor modelo”
No. La velocidad del hardware no cambia automáticamente inteligencia, calidad o seguridad.
“GPU y WSE no pueden coexistir”
Sí pueden: prefill en GPU y decode en WSE es precisamente una estrategia anunciada.
33
Cómo fue construido
Metodología, controles y límites
Una investigación exhaustiva no consiste en acumular enlaces; consiste en saber qué puede probar cada fuente.
Jerarquía de fuentes
- Documentos regulatorios: contratos, riesgos, acciones, contabilidad.
- Documentos técnicos oficiales: especificaciones y arquitectura declarada.
- Literatura académica/independiente: mecanismos, límites y reproducibilidad.
- Prensa financiera: consenso, reacción y contexto.
- Datos de mercado: precios, volumen y sector.
Cuatro filtros de auditoría
- ¿La cifra es pico, media, percentil o “hasta”?
- ¿La comparación usa mismo modelo, precisión, contexto y calidad?
- ¿Es resultado actual, cálculo derivado o target futuro?
- ¿La fuente tiene interés comercial o limitaciones metodológicas?
Mapa de incertidumbre
Alta confianzaNombre, componentes, especificaciones publicadas, fechas y cifras SEC.
MediaMecanismo técnico plausible respaldado por literatura, sin CS‑4 independiente.
Forward‑lookingCS‑5, duplicación anual, 20× throughput, 600 MW y >3× ingresos.
No divulgadoPrecio CS‑4, potencia facility, volumen real, TCO, p95/p99 y yield.
No es recomendación financiera. Una tecnología sobresaliente puede ser una mala inversión a cierto precio; una acción volátil puede subir o bajar por factores no identificables en tiempo real.
34
Consulta rápida
Glosario buscable
Escribe “memoria”, “latencia”, “RPO” o cualquier término.
TokenUnidad mínima que el modelo procesa o genera.
InferenciaEjecución de un modelo ya entrenado para producir respuestas.
PrefillFase que procesa todo el prompt/contexto en paralelo.
DecodeFase secuencial que genera un token tras otro.
TTFTTiempo desde enviar la solicitud hasta recibir el primer token.
ITLLatencia entre tokens consecutivos.
ThroughputTrabajo total sostenido por unidad de tiempo.
LatencyTiempo que tarda una solicitud o una parte del sistema.
WSEWafer‑Scale Engine: procesador que usa casi un wafer completo.
SRAMMemoria muy rápida, cara y cercana al cómputo.
HBMMemoria apilada de gran ancho de banda usada por GPUs.
FabricRed interna que conecta núcleos y memoria.
PFLOPS10¹⁵ operaciones de coma flotante por segundo; el contexto de precisión importa.
Sparse FP16Pico FP16 suponiendo sparsity explotable; no equivale a dense FP16 real.
MoEMixture of Experts: muchos parámetros totales, pocos expertos activos por token.
KV cacheEstado generado al leer el contexto y reutilizado durante decode.
RoCE v2RDMA sobre Ethernet para transferencias de baja latencia.
TCOCoste total: hardware, energía, cooling, red, soporte y operación.
GAAPContabilidad estandarizada de EE. UU.
Core / ajustadoMétrica no GAAP definida por la empresa; requiere reconciliación.
RPOObligaciones contractuales de desempeño todavía no reconocidas como ingreso.
SBCCompensación basada en acciones; coste económico y potencial dilución.
Market capPrecio por acción multiplicado por acciones económicas.
De‑riskingReducir exposición antes de un evento incierto.
AcceleratorProcesador especializado para ejecutar operaciones de IA más eficientemente que una CPU general.
ReticleÁrea máxima expuesta por una pasada del sistema de litografía; un wafer-scale exige conectar múltiples regiones.
Reticle stitchingTécnicas para crear conexiones eléctricas entre regiones de exposición/dies lógicos sobre el wafer.
Processing Element (PE)Unidad pequeña con cómputo, memoria local, router y estado de programa.
WaveletPaquete de datos de 32 bits que viaja por la fabric del WSE y puede activar tareas.
ColorCanal virtual/tag de routing usado para separar flujos de wavelets.
DSDDescriptor de estructura de datos del CSL para describir memoria o flujos que entran/salen.
AOT compilationCompilación anticipada del grafo antes de ejecutar; puede optimizar mucho pero reduce dinamismo.
Reticle yieldProporción de unidades funcionales útiles tras fabricación y prueba; no equivale a yield de un wafer completo.
Defect mapMapa de componentes defectuosos usado para activar redundancia y evitarlos.
CTECoeficiente de expansión térmica; silicio, PCB y metal cambian de tamaño de forma distinta con temperatura.
RDMAAcceso directo a memoria remota con baja intervención de CPU.
RoCE v2RDMA transportado sobre Ethernet enrutable.
Speculative decodingUn modelo pequeño propone tokens que el modelo principal verifica en paralelo.
BatchingAgrupar solicitudes para mejorar utilización y throughput, a veces a costa de latencia.
ConcurrencyNúmero de solicitudes simultáneas servidas.
p50 / p95 / p99Percentiles de latencia: el 95% o 99% de solicitudes termina por debajo de ese valor.
Power envelopeLímite de potencia para sostener frecuencias, temperatura y fiabilidad.
DepreciationDistribución contable del coste de un activo a lo largo de su vida útil.
Sell-to-coverVenta automática de acciones para pagar impuestos al consolidarse compensación en acciones.
ReroutingDesviar comunicaciones alrededor de componentes defectuosos o congestionados.
PlacementAsignación de operaciones y datos a ubicaciones físicas concretas.
NoCNetwork-on-Chip, red interna de comunicación entre unidades de cómputo.
Direct Wafer LinkEnlace propietario entre módulos wafer-scale para pipeline distribuido.
NexusArquitectura modular del CS-4 que separa infraestructura estable y módulos de cómputo reemplazables.
35
Aprendizaje activo
Comprueba que ya lo dominas
Cinco preguntas con explicación inmediata.
1. ¿650 → 1.200 en GPT‑5.6 se refiere principalmente a…?
2. ¿Por qué CS‑4 tiene 6× el compute de sistema pero hasta 2× velocidad por wafer?
3. “Hasta 30×” significa…
4. El 18 de agosto, ¿la caída regular fue reacción al keynote completo?
5. ¿Qué prueba mejor la tesis financiera?
36
Trazabilidad
Fuentes, metodología y límites
Biblioteca curada de 100 fuentes primarias, regulatorias, académicas, patentes, competidores y mercado. La cantidad no reemplaza la jerarquía de evidencia.
S01
Cerebras — CS‑4 product pageOficialEspecificaciones, claims, Nexus y advertencias de benchmark.
S02
Cerebras — CS‑4 press releaseOficialLanzamiento, WSE‑3 Turbo, rendimiento, I/O y envíos.
S03
Cerebras — CS‑4 datasheetOficialFicha técnica oficial del sistema.
S04
Supernova 2026 — livestreamOficialPresentación pública del CS‑4 y roadmap.
S05
IR — anuncio del livestream SupernovaOficialHora oficial del evento.
S06
Cerebras — AMD + Cerebras disaggregated inferenceOficialPrefill en AMD, decode en WSE y target de eficiencia.
S07
Cerebras — 100× defect toleranceOficialExplicación del fabricante sobre defectos y redundancia.
S08
Cerebras SDK — documentación principalOficialArquitectura, CSL, tutoriales y APIs.
S09
Cerebras SDK — conceptual viewOficialPEs, wavelets, colores y programación dataflow.
S10
Cerebras SDK — release notesOficialEvolución del software y soporte WSE‑3.
S11
Cerebras SDK — SdkRuntime APIOficialHost runtime, carga, ejecución y transferencias.
S12
Cerebras SDK — SdkLayout APIOficialRegiones, colores y layout.
S13
Cerebras SDK — advanced featuresOficialRouting, switching y control de colores.
S14
Cerebras SDK — examplesOficialEjemplos CSL y benchmarks reproducibles.
S15
Cerebras Cloud SDK PythonOficialCliente oficial de la API de inferencia.
S16
Cerebras SDK technical overviewOficialWhitepaper sobre CSL, DSDs y fabric.
S17
Cerebras — HPC con SDKOficialExplicación accesible de wavelets y tareas.
S18
Cerebras product chipOficialAntecedentes y especificaciones de WSE‑3.
S19
Cerebras InferenceOficialOferta cloud de inferencia y casos de uso.
S20
Cerebras inference docsOficialAPI, modelos y parámetros de serving.
S21
Cerebras cloudOficialAcceso al servicio de inferencia.
S22
Cerebras IR — press releasesOficialHistorial oficial de anuncios.
S23
Cerebras IR — investor relationsOficialResultados, SEC y eventos.
S24
Cerebras publicationsOficialPublicaciones técnicas y casos.
S25
Cerebras blogOficialContexto técnico del fabricante.
S26
Q2 2026 results releaseSEC/IRGAAP, core, guía, RPO y capacidad.
S27
Cerebras Q2 2026 Form 10‑QSEC/IRContratos, riesgos, concentración, deuda, acciones y RSU.
S28
SEC company filings — CerebrasSEC/IRFuente regulatoria primaria.
S29
SEC Inline XBRL factsSEC/IRArchivos regulatorios y estados financieros.
S30
Cerebras IR — SEC filingsSEC/IRÍndice de filings.
S31
Cerebras IR — quarterly resultsSEC/IRResultados y materiales trimestrales.
S32
Cerebras IR — stock informationSEC/IRDatos corporativos de la acción.
S33
Cerebras IR — eventsSEC/IRPresentaciones y eventos.
S34
Cerebras IR — governanceSEC/IRGobierno y documentos societarios.
S35
Nasdaq — CBRSSEC/IRReferencia de cotización y corporativa.
S36
OpenAI partners with CerebrasOpenAI750 MW y estrategia de baja latencia.
S37
Previewing GPT‑5.6 Sol UltrafastOpenAIHasta 750 output t/s y disponibilidad limitada.
S38
GPT‑5.6 launch and pricingOpenAIModelos, capacidades y precio por millón de tokens.
S39
GPT‑5.6 full-stack efficiencyOpenAIRouting, kernels, caching y speculative decoding.
S40
WebSockets for agentic workflowsOpenAICómo el overhead de API limita >1.000 t/s.
S41
Introducing gpt‑ossOpenAIModelo abierto y optimización multi-hardware.
S42
gpt‑oss‑120b model cardOpenAIParámetros, MoE, precisión y contexto.
S43
OpenAI API pricingOpenAIPrecios vigentes de API.
S44
OpenAI + Broadcom JalapeñoOpenAIEstrategia multi-acelerador y competencia futura.
S45
US 12,705,112 — placement of linear operatorsPatentePlacement y mapping en arrays de PEs.
S46
US 12,625,745 — optimized placementPatenteColocación optimizada para eficiencia.
S47
US 12,463,139 — multi-die interconnect lithographyPatenteInterconexión entre dies/retículas.
S48
US 12,314,218 — task synchronizationPatenteSincronización de tareas dataflow.
S49
US 12,217,147 — advanced wavelet filteringPatenteFiltrado y routing de wavelets.
S50
US 12,204,954 — placement compute/memoryPatenteAsignación física de cómputo y memoria.
S51
US 12,177,133 — dynamic routingPatenteRutas dinámicas alrededor de condiciones/fallos.
S52
US 12,169,771 — wavelet filteringPatenteFiltrado de canales y datos.
S53
US 11,934,945 — accelerated deep learningPatenteArquitectura de deep learning acelerada.
S54
US 11,853,867 — task activatingPatenteActivación de tareas por flujos.
S55
US 11,727,254 — control waveletPatenteWavelets de control.
S56
US 11,727,257 — data structure descriptorsPatenteDescriptores de estructuras de datos.
S57
US 11,631,600 — securing componentsPatenteSujeción mecánica de componentes.
S58
US 11,626,342 — sliding thermal interfacePatenteInterfaz térmica con expansión diferencial.
S59
US 11,488,004 — neuron smearingPatenteDistribución de neuronas/operadores.
S60
US 11,475,282 — microthreadingPatenteMicrohilos y ejecución.
S61
US 11,449,574 — stochastic roundingPatentePrecisión numérica.
S62
US 11,367,686 — multi-die interconnectionPatenteConexiones a través de scribe lines.
S63
US 11,328,208 — processor redundancyPatenteReemplazo de PEs defectuosos.
S64
US 10,840,216 — power-on-waferPatenteEntrega de potencia y ensamblaje.
S65
US 10,923,412 — sliding thermal interfacePatenteGestión de expansión térmica.
S66
Justia — portfolio CerebrasPatenteÍndice del portafolio de patentes.
S67
WaferLLMAcadémicoInferencia LLM sobre WSE‑2; mapping, GEMM/GEMV y KV cache.
S68
Wafer-scale integration reviewAcadémicoPanorama de arquitecturas, yield, packaging y trade‑offs.
S69
WSE vs NVIDIA systems comparisonAcadémicoComparación de arquitectura y viabilidad.
S70
MLIR lowering for wafer-scale stencilsAcadémicoCompiler y portabilidad a WSE‑2/WSE‑3.
S71
SPADA programming languageAcadémicoAbstracciones de dataflow espacial sobre CSL.
S72
Field-equation API for WSEAcadémicoAPI de alto nivel y HPC.
S73
2D Ising model on WSEAcadémicoAplicación científica y escalado.
S74
Elk — inter-core AI chipsAcadémicoAnálisis de chips con memoria distribuida e interconexión.
S75
Ouroboros wafer-scale SRAM CIMAcadémicoAlternativas y límites de mapping/comunicación.
S76
SHIFT compute relocationAcadémicoArquitecturas wafer-scale y movimiento de cómputo.
S77
Systematic study of LLM serving on multi-core NPUsAcadémicoMemoria, placement, PD disaggregation y serving.
S78
WATOS wafer-scale LLM trainingAcadémicoCo-diseño de arquitectura y entrenamiento.
S79
Speculative decodingAcadémicoFundamento de acelerar decode con draft models.
S80
vLLM / PagedAttentionAcadémicoServing GPU y gestión de KV cache.
S81
DistServeAcadémicoDesagregación de prefill y decode.
S82
NVIDIA GB300 NVL72CompetidorReferencia de plataforma GPU rack-scale.
S83
NVIDIA DGX B200CompetidorSistema GPU y especificaciones oficiales.
S84
NVIDIA CUDACompetidorEcosistema de software dominante.
S85
AMD Instinct MI455XCompetidorAcelerador y plataforma Helios.
S86
Google Cloud TPU architectureCompetidorArquitectura y topología TPU.
S87
Groq LPUCompetidorAcelerador de inferencia dataflow/SRAM.
S88
AWS TrainiumCompetidorAceleradores de AWS para IA.
S89
TSMC 5 nm technologyEstándarNodo de fabricación N5.
S90
RoCE InitiativeEstándarRDMA over Converged Ethernet.
S91
Reuters — Q2 results reactionMercadoConsenso, margen y reacción after-hours.
S92
Reuters — Q2 mixed resultsMercadoContexto de expectativas y hardware.
S93
Reuters — tech selloff Aug 18MercadoSector, yields, petróleo y riesgo macro.
S94
Reuters — CS‑4 launchMercadoLectura independiente del anuncio.
S95
Investors.com — CS‑4MercadoProducto, mercado y acción.
S96
MarketWatch — CS‑4 and valuationMercadoEscala, expectativas y riesgos.
S97
Investors.com — semiconductor selloffMercadoCaída sectorial del 18 de agosto.
S98
StockAnalysis — CBRS historyMercadoPrecios históricos diarios.
S99
MarketWatch — CBRS quoteMercadoCotización y noticias.
S100
Artificial AnalysisMercadoVelocidad y calidad de endpoints de inferencia.
Cómo leer esta biblioteca
PrimariaPrueba lo que la empresa o regulador declaró, no necesariamente que el claim sea universal.
Vendor benchmarkÚtil como señal, requiere metodología completa y réplica.
IndependientePuede validar mecanismos, pero quizá usa WSE‑2 u otra carga.
MercadoExplica contexto y consenso; no demuestra causalidad exacta del precio.
Modo: Desde cero · Ingeniería · Inversor · Auditor · Busca cualquier término arriba